

10/537,7

08.12.03

RECEIVED 0.3 FEB 2004

PCT

/JP03/15665

# 日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2002年12月 6日

出 願 番 号 Application Number:

特願2002-355673

[ST. 10/C]:

[JP2002-355673]

WIPO

出 願 人 Applicant(s):

ザインエレクトロニクス株式会社

PRIORITY DOCUMENT

SUBMITTED OR TRANSMITTED IN COMPLIANCE WITH RULE 17.1(a) OR (b)

2004年 1月15日

特許庁長官 Commissioner, Japan Patent Office 今井康



**BEST AVAILABLE COPY** 

【書類名】

特許願

【整理番号】

P02-0842

【提出日】

平成14年12月 6日

【あて先】

特許庁長官 殿

【国際特許分類】

H04L 7/00

【発明の名称】

変調クロック信号発生回路

【請求項の数】

15

【発明者】

【住所又は居所】

東京都中央区八丁堀一丁目10番7号 ザインエレクト

ロニクス株式会社内

【氏名】

小沢 誠一

【発明者】

【住所又は居所】

東京都中央区八丁堀一丁目10番7号 ザインエレクト

ロニクス株式会社内

【氏名】

岡村 淳一

【特許出願人】

【識別番号】

399011195

【氏名又は名称】 ザインエレクトロニクス株式会社

【代理人】

【識別番号】

100091096

【弁理士】

【氏名又は名称】

平木 祐輔

【選任した代理人】

【識別番号】

100102576

【弁理士】

【氏名又は名称】 渡辺 敏章

【選任した代理人】

【識別番号】 100108394

【弁理士】

【氏名又は名称】 今村 健一

【手数料の表示】

【予納台帳番号】 015244

【納付金額】

21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要



【発明の名称】 変調クロック信号発生回路

## 【特許請求の範囲】

【請求項1】 互いに位相差を有するN相のクロック信号を発生する多相クロック信号発生手段と、

前記多相クロック信号発生手段から出力される前記N相のクロック信号のうちのいずれのクロック信号を選択するかを指示する第1のクロック選択信号であって、前記N相のクロック信号のそれぞれと対応する第1のクロック選択信号を順次出力する制御手段と、


前記制御手段から出力される前記第1のクロック選択信号の立ち上がりエッジ 又は立ち下がりエッジのうち少なくとも一方のタイミングを調整して、前記多相 クロック発生手段から出力される前記N相のクロック信号のそれぞれと対応する 第2のクロック選択信号を出力するタイミング調整手段と、

前記タイミング調整手段から出力される前記第2のクロック選択信号のうちの活性化状態に基づいて前記N相のクロック信号のうちのクロック信号を選択し、変調クロック信号を出力する選択手段と

を備えることを特徴とする変調クロック信号発生回路。

【請求項2】 前記タイミング調整手段は、前記選択手段により前記活性化された第2のクロック選択信号に対応して選択されるクロック信号の立ち上がりエッジ又は立ち下がりエッジのうちの少なくとも一方のタイミングと、前記第2のクロック選択信号の立ち上がりエッジ又は立ち下がりエッジのうちの少なくとも一方のタイミングとが重ならないように、前記第1のクロック選択信号の立ち上がりエッジ又は立ち下がりエッジのうちの少なくとも一方のタイミングを調整することを特徴とする請求項1に記載の変調クロック信号発生回路。

【請求項3】 前記タイミング調整手段は、前記選択手段により前記活性化された第2のクロック選択信号に対応して選択されるクロック信号の位相とは異なる位相を有するクロック信号に基づいて、前記第1のクロック選択信号の立ち上がりエッジ又は立ち下がりエッジのうちの少なくとも一方のタイミングを調整することを特徴とする請求項1又は2に記載の変調クロック信号発生回路。



【請求項5】 前記所定範囲の位相差は、略90度であることを特徴とする 請求項4に記載の変調クロック信号発生回路。

【請求項6】 前記タイミング調整手段は、前記第1のクロック選択信号を入力として、前記選択手段で選択する前記活性化された第2のクロック選択信号に対応して選択されるクロック信号の位相とは異なる位相を有するクロック信号に基づいて前記第2のクロック選択信号を出力するN個のフリップフロップ回路を含むことを特徴とする請求項1又は2に記載の変調クロック信号発生回路。

## 【請求項7】 前記選択手段は、

前記N相のクロック信号のうちのいずれか1つのクロック信号が入力されるスイッチ入力端子と、

前記スイッチ入力端子に入力される1つのクロック信号に対応する第2のクロック選択信号が入力されるスイッチ制御端子と、

前記スイッチ制御端子に入力される第2のクロック選択信号の活性化状態に基づいて前記スイッチ入力端子に入力される1つのクロック信号を出力するスイッチ出力端子と

をそれぞれ有するN個のスイッチ回路を含み、

前記N個のスイッチ回路から出力されるクロック信号を前記変調クロック信号 として出力することを特徴とする請求項1~6のいずれか1つに記載の変調クロック信号発生回路。

【請求項8】 前記多相クロック信号発生手段は、

位相比較回路と、N相可変発振回路と、を含み、

前記位相比較回路は、基準クロック信号と前記N相可変発振回路からの出力信号とが入力されて、前記基準クロック信号の位相と前記出力信号の位相との差を



# 示す位相差信号を出力し、

前記N相可変発振回路は、前記位相比較回路から出力される前記位相差信号に 基づいて制御される前記N相のクロック信号を発生することを特徴とする請求項 1~7のいずれか1つに記載の変調クロック信号発生回路。

【請求項9】 互いに位相差を有するN相のクロック信号を発生する多相クロック信号発生手段と、

前記多相クロック信号発生手段から出力される前記N相のクロック信号のうちのいずれのクロック信号を選択するかを指示する第1のクロック選択信号であって、前記N相のクロック信号のそれぞれと対応する第1のクロック選択信号を順次出力する制御手段と、

前記制御手段から出力される前記第1のクロック選択信号の立ち上がりエッジ 又は立ち下がりエッジのうちの少なくとも一方のタイミングを調整して、前記多 相クロック発生手段から出力される前記N相のクロック信号のそれぞれと対応す る第2のクロック選択信号を出力するタイミング調整手段と、

前記タイミング調整手段から出力される前記第2の選択クロック信号のうちの活性化状態に基づいて前記N相のクロック信号のうちのクロック信号を選択して選択クロック信号を出力する選択手段と、

前記選択手段から出力される選択クロック信号を入力し、前記選択クロック信号のジッタをフィルタリングして変調クロック信号を出力する位相同期手段と、 を備えることを特徴とする変調クロック信号発生回路。

【請求項10】 互いに位相差を有するN相のクロック信号のうちのいずれのクロック信号を選択するかを指示する第1のクロック選択信号であって、前記N相のクロック信号のそれぞれと対応する第1のクロック選択信号を順次出力する制御手段と、

前記制御手段から出力される前記第1のクロック選択信号の立ち上がりエッジ 又は立ち下がりエッジのうちの少なくとも一方のタイミングを調整して、前記多 相クロック発生手段から出力される前記N相のクロック信号のそれぞれと対応す る第2のクロック選択信号を出力するタイミング調整手段と、

前記タイミング調整手段から出力される前記第2のクロック選択信号のうちの



活性化状態に基づいて前記N相のクロック信号のうちのクロック信号を選択して選択クロック信号を出力する選択手段と、

基準クロック信号と前記選択手段から出力される選択クロック信号とを入力し、前記基準クロック信号の位相と前記選択クロック信号の位相との比較結果に基づいて制御される前記N相のクロック信号を発生するとともに、前記N相のクロック信号のうちの1つのクロック信号を変調クロック信号として出力する多相クロック信号発生手段と、

を備えることを特徴とする変調クロック信号発生回路。

【請求項11】 前記選択手段から出力される前記選択クロック信号を分周し、該分周された選択クロック信号を前記多相クロック信号発生手段に出力する分周手段をさらに含むことを特徴とする請求項10に記載の変調クロック信号発生回路。

【請求項12】 前記制御手段は、前記選択手段から出力される前記選択クロック信号を入力し、前記選択クロック信号に同期して前記現在選択されているクロック信号、又は、現在選択されているクロック信号の位相に隣接する位相を有するクロック信号のいずれかを選択するように前記第1のクロック選択信号を出力することを特徴とする請求項10又は11に記載の変調クロック信号発生回路。

【請求項13】 前記制御手段は、所定周波数に比例したデータを入力する デルタシグマ変調回路を含むことを特徴とする請求項12に記載の変調クロック 信号発生回路。

【請求項14】 前記デルタシグマ変調回路は、3値のデルタシグマ変調回路であることを特徴とする請求項13に記載の変調クロック信号発生回路。

【請求項15】 前記デルタシグマ変調回路の次数が2であることを特徴とする請求項13又は14に記載の変調クロック信号発生回路。

# 【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、周波数変調された変調クロック信号発生回路に関し、特に、画像デ



ータの伝送を伴う電子機器において放射電磁雑音(electromagnetic interference:以下「EMI」と称する。)を低減することができる変調クロック信号発生回路に関する。

## [0002]

## 【従来の技術】

電子機器の汎用化に伴い、電子機器におけるEMIが問題となり、このEMIを低減することが急務となっている。電子機器において、EMIを低減するための一技術として、スペクトラム拡散クロックを用いる方法が提案されている。より詳細には、特定の周波数にスペクトラムのピークが発生しないように意識的にジッタを発生させたり、また、回路の動作に影響を与えない程度の同期、例えば、数kHzから数100kHzの同期で緩やかに周波数を変動させたりしている。

## [0003]

図16は、先行技術によるクロック信号発生装置の構成を示す機能ブロック図である。図16に示すように、上記クロック信号発生装置は、所望の周波数で位相が一定分だけ互いにずれたm相のクロック信号S1mを発生するクロック生成部2001と、多相クロック信号S1mのうちの1つを選択する選択処理部2003と、選択を決定するディザリング制御部2002と、を有している。クロック生成部2001において生成されたm相のクロック信号S1mが、選択処理部2003に供給されるとともに、出力端子2005を介して取り出される。選択処理部2003には、ディザリング制御部2002から制御信号SELが供給される。選択処理部2003は、制御信号SELに応じてm相のクロック信号S1mのうちの1つを順次選択して得られたクロック信号S2を端子2004から取り出すことができる。選択処理部2003を制御するディザリング制御部2002は、出力端子2004において得られるクロック信号S2のスペクトラムが可能な限り拡散し、かつ、供給先が許容する精度の範囲内で位相が所定の関係で前後に変動するように選択信号SELを生成する。

#### [0004]

図17は、ディザリング制御部2002の具体的な構成例を示す回路ブロック



図である。図17に示すように、ディザリング制御部2002は、直列環状をなす8個のD型フリップフロップ2031~2038と、3個のOR回路2041~2043と、を含んで構成されており、s0~s4の出力信号中の1つの信号がハイレベルの時に他の4つの信号がローレベルとされ、ハイレベルがクロック信号 ck01サイクル毎に各信号間を移動する。

## [0005]

図18は、選択処理部2003の具体的な構成例を示すブロック図である。選択処理部2003は、5つのスイッチ回路2051~2055と、バッファ回路2056とを含んで構成されている。上記s0からs4までの出力信号に同期し Δ T間隔の5相クロック信号 d c 0~d c 4 の 1 つが選択され、変調クロック信号が生成され、バッファ回路2056を介して出力される。

## [0006]

図19は、上記クロック信号発生装置の動作波形例を示す図である。図19に示すように、期間Aで示される範囲では、dc0、dc1、dc2、dc3、dc4 の順でクロック信号が選択されているため、変調クロック信号S2の周期は $T+\Delta T$  (Tはクロック信号の周波数fの逆数で定義される。以下同様の意味でTを用いる。)となり、期間Bでは、dc4、dc3、dc2、dc1、dc0 の順でクロック信号が選択されているため、変調クロック信号S2の周期は $T-\Delta T$ となる。期間Aと期間Bに示される動作が繰り返されるため、変調周期Tmod (図示せず)は、 $+\Delta T$ と $-\Delta T$ とが打ち消し合い、Tmod  $=8 \times T$ となる。

# [0007]

上記クロック信号発生装置では、スペクトラム上のピークが分散したクロック信号が出力できるため、このクロック信号を用いて電子機器を動作させることでEMIを低減することができる。

[0008]

## 【特許文献1】

特開2001-148690号公報(図1、図5、図7、図9)

[0009]



# 【発明が解決しようとする課題】

しかしながら、上記クロック信号発生回路を用いた場合には、以下に説明するような問題点がある。この問題点について、図20を参照して説明する。図20は、上記クロック信号発生回路における動作上の問題点を示した図である。図20に示すように、m相クロック信号S1mのエッジ(図では立ち上がりエッジ2101と、立ち下がりエッジ2103とが示されている)と選択信号SELのエッジとが重なった場合に、図18に示す選択処理部2003に設けられたスイッチ回路2051~2055の動作(0と1の切り分け)が不完全になり、変調クロック信号S2の波形が劣化してしまう。すなわち、図20に示すシステムクロック信号の1周期(矢印で示される範囲)に対応するクロック位相である360度に対して、実際に変化させることができるクロック位相の範囲は180度から所定間隔を考慮した範囲を減算した範囲、すなわち180度以下に制約されてしまう。

## [0010]

ここで、図21 (A) から図21 (C) までを参照して、変調周期とクロックのスペクトル強度との関係を説明する。図21 (A) は、変調しない場合のスペクトル強度と1/Tとの関係を示す図であり、図21 (B) は、変調周期が短い場合、すなわち1/Tmodが大きい場合のスペクトル強度と1/Tとの関係を示す図であり、図21 (C) は、変調周期が長い場合、すなわち1/Tmodが小さい場合のスペクトル強度と1/Tとの関係を示す図である。ここで、Tmodは変調周期を示し、Tはクロック信号の周波数fの逆数である。

#### [0011]

図21 (A) に示すように、変調されていない場合には、f=1/Tの位置にスペクトルピーク2201が観測される。図21 (A) に示すスペクトルを分散させるために変調クロック周期が $T-\Delta T$ と $T+\Delta T$ になるように変調した場合、 $f=1/(T+\Delta T)$  と  $f=1/(T-\Delta T)$  にピークが現れることが期待される。しかしながら、フーリエ変換の性質により、1/Tmodの周期で変化する波形の場合には、1/Tmodの間隔でスペクトルのピークが現れるため、変調周期が短い場合すなわち1/Tmod $>\Delta T$ の場合には、 $f=1/(T+\Delta T)$ 



)と  $f=1/(T-\Delta T)$  のスペクトル成分はほとんど 1/T のピーク 2201 に集中してしまい、図 21 (B) に示すようにパワーの分散は起きない。一方、図 21 (C) に示すように変調周期が長い場合すなわち 1/T mod  $d<\Delta T$  の場合には、 $f=1/(T+\Delta T)$  と  $f=1/(T-\Delta T)$  のスペクトル成分がピークとして現れる。すなわち、1/T におけるピーク 2201 に加えて、1/T mod 間隔で  $f=1/(T+\Delta T)$  と  $f=1/(T-\Delta T)$  とにそれぞれピーク 2217 とピーク 2215 とが現れる。パワーの分散に伴い、1/T におけるピーク 2201 のピーク強度が、図 21 (A) 及び図 21 (B) に示すピーク 2201 と比べて低くなり、パワーの分散が起こっていることがわかる。

## [0012]

変調の効果が現れる条件について考えると、ピークの現れる間隔が、1/Tと $1/(T\pm\Delta T)$  との間の間隔よりも短くなることが必要である。すなわち、以下の(1)式が成立する必要がある。

1/Tmod <abs  $(1/T-1/(T\pm\Delta T))\sim\Delta T/T^2$  (1)尚、abs (X)は、Xの絶対値を意味する。

ここで、多相クロック信号の相数をNとすると、変調周期Tmod以下の(2)式で表される。

 $T m o d = 2 N \times T$  (2)

(1) 式と(2) 式より、以下の(3) 式を導入することができる。

 $T/2 < N \times \Delta T$  (3)

ここで、 $N \times \Delta T$ は、図16から図18までに示す回路では位相が可変である範囲に相当し、前述のように少なくとも180度以上の位相可変範囲が必要である。

# [0013]

本発明は、クロック位相に関する制約を解消することができる変調クロック信 号発生技術を提供することである。

# [0014]

【発明を解決するための手段】

本発明の一観点によれば、互いに位相差を有するN相のクロック信号を発生す



る多相クロック信号発生手段と、前記多相クロック信号発生手段から出力される前記N相のクロック信号のうちのいずれのクロック信号を選択するかを指示する第1のクロック選択信号であって、前記N相のクロック信号のそれぞれと対応する第1のクロック選択信号を順次出力する制御手段と、前記制御手段から出力される前記第1のクロック選択信号の立ち上がりエッジ又は立ち下がりエッジのうち少なくとも一方のタイミングを調整して、前記多相クロック発生手段から出力される前記N相のクロック信号のそれぞれと対応する第2のクロック選択信号を出力するタイミング調整手段と、前記タイミング調整手段から出力される前記第2のクロック選択信号のうちの活性化状態に基づいて前記N相のクロック信号のうちのクロック信号を選択し、変調クロック信号を出力する選択手段とを備えることを特徴とする変調クロック信号発生回路が提供される。

## [0015]

前記タイミング調整手段は、前記選択手段により前記活性化された第2のクロック選択信号に対応して選択されるクロック信号の立ち上がりエッジ又は立ち下がりエッジのうちの少なくとも一方のタイミングと、前記第2のクロック選択信号の立ち上がりエッジ又は立ち下がりエッジのうちの少なくとも一方のタイミングとが重ならないように、前記第1のクロック選択信号の立ち上がりエッジ又は立ち下がりエッジのうちの少なくとも一方のタイミングを調整するのが好ましい

# [0016]

本発明の他の観点によれば、互いに位相差を有するN相のクロック信号を発生する多相クロック信号発生手段と、前記多相クロック信号発生手段から出力される前記N相のクロック信号のうちのいずれのクロック信号を選択するかを指示する第1のクロック選択信号であって、前記N相のクロック信号のそれぞれと対応する第1のクロック選択信号を順次出力する制御手段と、前記制御手段から出力される前記第1のクロック選択信号の立ち上がりエッジ又は立ち下がりエッジのうちの少なくとも一方のタイミングを調整して、前記多相クロック発生手段から出力される前記N相のクロック信号のそれぞれと対応する第2のクロック選択信号を出力するタイミング調整手段と、前記タイミング調整手段から出力される前



記第2の選択クロック信号のうちの活性化状態に基づいて前記N相のクロック信号のうちのクロック信号を選択して選択クロック信号を出力する選択手段と、

該選択手段から出力される選択クロック信号を入力し、前記選択クロック信号のジッタをフィルタリングして変調クロック信号を出力する位相同期手段と、を備えることを特徴とする変調クロック信号発生回路が提供される。

## [0017]


また、互いに位相差を有するN相のクロック信号のうちのいずれのクロック信号を選択するかを指示する第1のクロック選択信号であって、前記N相のクロック信号のそれぞれと対応する第1のクロック選択信号を順次出力する制御手段と、前記制御手段から出力される前記第1のクロック選択信号の立ち上がりエッジ又は立ち下がりエッジのうちの少なくとも一方のタイミングを調整して、前記多相クロック発生手段から出力される前記N相のクロック信号のそれぞれと対応する第2のクロック選択信号を出力するタイミング調整手段と、前記タイミング調整手段から出力される前記第2のクロック選択信号のうちの活性化状態に基づいて前記N相のクロック信号のうちのクロック信号を選択して選択クロック信号を出力する選択手段と、基準クロック信号と前記選択手段から出力される選択クロック信号と入力し、前記基準クロック信号の位相と前記選択クロック信号の位相との比較結果に基づいて制御される前記N相のクロック信号を発生するとともに、前記N相のクロック信号のうちの1つのクロック信号を変調クロック信号として出力する多相クロック信号発生手段と、を備えることを特徴とする変調クロック信号発生回路が提供される。

## [0018]

# 【発明の実施の形態】

本発明に係る変調クロック信号発生回路において、位相可変範囲に制約の無い変調クロック信号を生成しEMIを低減するために、N相クロック信号のうちから選択される1つのクロック信号の立ち上がり及び立ち下がりのタイミングと、クロック信号を選択するためのクロック選択信号との立ち上がり及び立ち下がりのタイミングと、が時間的なずれを持つように回路を構成する。

#### [0019]



#### [0020]

より具体的には、それぞれ位相が異なる1からNまでのN相クロック信号のうちから1つのクロック信号(第1のクロック信号と称する。)を選択することにより変調クロック信号を生成する際に、上記第1のクロック信号を選択するためのクロック選択信号として、N相クロック信号中から上記第1のクロック信号とは位相の異なる別のクロック信号(第1のクロック選択信号により選択を指示されたクロック信号であって、第2のクロック信号と称する。)に基づいてタイミング調整した第2のクロック選択信号を生成する。第2のクロック選択信号の活性化状態(例えばHigh又はLow)に基づいて、N相クロック信号CK1~CK6のうちいずれかを選択して、これを変調クロック信号として出力する。

#### [0021]

これにより、第1のクロック信号の立ち上がり及び立ち下がりのタイミングと 、この第1のクロック信号を選択する第2のクロック選択信号の立ち上がり及び 立ち下がりのタイミングとを意図的にずらすことが可能となる。

#### [0022]

上記考察に基づいて、以下に本発明の一実施の形態による変調クロック信号発生回路について図面を参照しつつ説明する。図1は、本発明の一実施の形態による変調クロック信号発生回路の構成例を示す機能ブロック図である。図1に示すように、本発明の一実施の形態による変調クロック信号発生回路は、6相クロック信号発生器101と、セレクタ102と、タイミング調整回路105と、制御回路103とを有している。クロックの相数6は例示である。6相クロック信号発生器101は、例えば所望の周波数で等位相間隔の6相のクロック信号CK1~CK6を生成しセレクタ102に出力する。制御回路103は、6相のクロッ


ク信号CK1~CK6のいずれを選択するかを指示する第1のクロック選択信号SEL1~SEL6を出力する。タイミング調整回路105は、6相のクロック信号CK1~CK6に基づいて第1のクロック選択信号SEL1~SEL6のタイミングを調整した後の実際のクロック選択信号である第2のクロック選択信号SEL1~SEL6のタスミングを調整した後の実際のクロック選択信号である第2のクロック選択信号SSEL1~SSEL6により、6相のクロックされた第2のクロック選択信号SSEL1~SSEL6により、6相のクロック信号CK1~CK6のうち対応するクロック信号を選択し変調クロック信号MCKとして出力する。より具体的には、第2のクロック選択信号SSEL1~SSEL6の活性化状態に応じてクロック信号を選択し、これを変調クロック信号として出力する。制御回路103は、変調クロック信号MCKに同期して動作し、第1のクロック選択信号SEL1~SEL6を生成する。第1のクロック選択信号SEL1~SEL6に基づいて、常に6相クロック信号CK1~CK6のうち対応するクロック信号が選択される。

## [0023]

図2は、6相クロック信号発生器の第1構成例を示す図である。図2に示す6相クロック信号発生器101は、3つの差動アンプ201~203と、6つのコンパレータ211~216と、を有している。3つの差動アンプ201~203はリング発振器を形成している。6つのコンパレータ211~216は、それぞれの間で遅延を有する差動アンプ201~203の出力と反転出力とをコンパレータ211~216において比較することにより、6相のクロック信号CK1~CK6に変換する。各差動アンプ毎の遅延時間を全て等しくすることにより、6相クロックCK1~CK6を、等位相間隔にすることができる。

#### [0024]

尚、図2に示す6相クロック信号発生器に代えて、図3に示す第2構成例による6相クロック信号発生器を用いても良い。図3に示す6相クロック信号発生器は、位相比較器(PFD:phase frequency detector)301と、チャージポンプ302と、ループフィルタ(LPF)303と、6相VCO(電圧制御発振器: Voltage contoroled oscilator)304とを有している。6相クロックのうち1つが位相比較器3



## [0025]


図4は、制御回路103の第1構成例を示す図である。図4に示すように、第1構成例による制御回路103は、アップ/ダウンカウンタ401と、デコーダ402と、制御部405とを有している。制御部405は、アップ/ダウンカウンタ401を制御するための制御信号CSGを出力する。アップ/ダウンカウンタ401は、パルスを受けるとカウンタの値を1ずつ加算したり、減算したりすることができるカウンタであって、変調クロック信号(パルス信号)MCKに同期して動作し、制御信号CSGを受ける毎に出力のカウンタ値CTVを、 $1\rightarrow 2$   $\rightarrow 3 \rightarrow 4 \rightarrow 5 \rightarrow 6 \rightarrow 1 \rightarrow 2 \cdots$  (アップ)、或いは、 $6 \rightarrow 5 \rightarrow 4 \rightarrow 3 \rightarrow 2 \rightarrow 1 \rightarrow 6$   $\rightarrow 5 \cdots$  (ダウン)のように変化させる。"アップ"、"ダウン"、"保持"の3通りの動作のうちのいずれかに従う値を、カウンタ値CTLとしてデコーダ402に出力する。デコーダ402は、第1のクロック選択信号SEL1~SEL6の中から、カウンタ値CTVに対応した第1のクロック選択信号SEL1~SEL6をHighにする。

#### [0026]

図5は、制御回路103の第2構成例を示す図である。図5に示すように、第2構成例による制御回路103は、例えばパルスの遅延に利用される6個のフリップフロップ回路(D-FF)501~503、506~508と、それぞれに対応する6個のセレクタ回路511~516と、制御部505とを有している。フリップフロップ回路501~503、506~508の出力は、セレクタ102(図1)における第1のクロック選択信号SEL1~SEL6の対応する入力のそれぞれと接続されている。

## [0027]

セレクタ回路 5 1 1 ~ 5 1 6 は、3 入力 1 出力セレクタ回路により構成されており、制御部 5 0 5 の出力である制御信号(セレクタ信号) C S Gが、各セレクタ回路 5 1 1 ~ 5 1 6 を制御する。より具体的には、セレクタ回路 5 1 1 ~ 5 1




## [0028]

図 6 は、図 4 又は図 5 に示す制御回路 1 0 3 の動作波形を示す図である。制御信号 C S G にはアップの場合とダウンの場合とがあり、アップの場合には、第 1 のクロック選択信号 S E L 1 ~ S E L 1 6 の H 1 g h の位置が、矢印 A R 1 で示すように S E L 1 → S E L 2 → S E L 3 … と変化し、ダウンの場合には、選択信号 S E L 1 ~ S E L 1 の位置が、矢印 A R 1 で示すように S E L 1 ~ S E L 1 … と変化する。

#### [0029]

図7は、図1に示すセレクタ102とタイミング調整回路105とを含む回路 の第1構成例を示す図である。図7に示すように、セレクタ102は、フリップ フロップ回路701~706を含み、タイミング調整回路105は、それぞれの フリップフロップ回路701~706に対応するスイッチ711~716と、こ れらの出力に共通に設けられた1つのバッファ回路721と、を有している。フ リップフロップ回路701~706のそれぞれの入力端子には、対応する第1の クロック選択信号SEL1~SEL6までのそれぞれが入力されるとともに、ク ロックパルス端子には、第1のクロック選択信号SEL1~SEL6とは異なる 位相を有するクロック信号CK1~CK6のいずれか1つが入力される。例えば 、フリップフロップ回路701の入力端子には選択信号SEL1が入力されると ともに、クロックパルス端子にはクロック信号CK5が入力される。同様に、フ リップフロップ回路702の入力端子には第2のクロック選択信号SEL2が入 力されるとともに、クロックパルス端子にはクロック信号CK6が入力される。 すなわち、第1のクロック選択信号SEL1~SEL6までは、フリップフロッ プ回路701~706のぞれぞれの回路に入力されるそれぞれの第1のクロック 選択信号SEL1~SEL6によって選択されるクロック信号よりもT/3(1



## [0030]

第2のクロック選択信号SSEL1~SSEL6と選択されるクロック信号CKのエッジが重ならないようにするためには、選択されるクロック信号CKとフリップフロップでラッチに使用するクロック信号の位相差を90度程度にした場合、最もマージンが大きい。尚、図7においては、例として120度の位相差を有する場合を示している。

## [0031]

スイッチ711~716のぞれぞれの入力側に、対応するクロック信号CK1~CK6が入力され、第2のクロック選択SSEL1~SSEL6によりオンオフ制御されて出力側に信号が伝わる。スイッチ711~716のそれぞれの出力側は共通になっており、バッファ回路721を介して変調クロック信号104が生成され、出力される。

## [0032]

スイッチ711の構成例について図8(A)及び(B)を参照して説明する。図8(A)は、CMOSアナログスイッチであり、n型MOSトランジスタ803と、p型MOSトランジスタ802と、インバータ801とを有している。n型MOSトランジスタ803とp型MOSトランジスタ802との制御端子(ゲート端子)に、第2のクロック選択信号(スイッチ制御信号;図7のSSEL)が入力される。p型MOSトランジスタ802には、インバータ801を介して第2のクロック選択信号SSEL1が入力され、これをHighにすると、スイッチが導通状態となりスイッチの入力信号CK1がスイッチの出力OUTに伝わる。

## [0033]

図8(B)に示すスイッチは、n型MOSトランジスタ804を用いており、n型MOSトランジスタ804のゲート端子に第2のクロック選択信号SSEL



1が入力され、スイッチ信号CK1がHighの時にスイッチ入力の信号がスイッチ出力OUTに伝わる。尚、スイッチ712~716も、図8(A)、(B)

## [0034]

と同様の構成である。

図10及び図11を参照して、上記変調クロック信号発生回路の動作について 説明する。図10には、第1のクロック選択信号SEL1~SEL6と、例えば 図7においてクロック信号CK1~からCK6のいずれかを選択する実質的な選 択信号である第2のクロック選択信号SSEL1~SSEL6と、クロック信号 CK1~CK6と、変調クロック信号MCKと、の信号波形が示されている。

## [0035]

クロック信号CK1~CK6は、クロックが遅くなる方向にずれている。クロック信号CK1~CK6のいずれか異なる信号が毎回選択されている。生成される変調クロック信号MCKの周期はT+△Tになっている。第1の選択信号SEL1~SEL6は、変調クロック信号MCKに同期した信号である。ここで、第1のクロック選択信号SEL1~SEL6を、クロック信号CK1~CK6までのいずれかの信号でラッチすることにより第2のクロック選択信号SSEL1~SSEL6を生成する。図10に示す例では、例えば第5のクロック信号CK5の入力で第1の選択信号SEL1をラッチして第2のクロック選択信号SSEL1をLをLowに変化させる。クロック信号CK2に関しても、同様にクロック信号CK6により第1のクロック選択信号SEL2の値をラッチして第2のクロック選択信号SSEL2を生成する。以下、同様にして第2のクロック選択信号SSEL3~6を生成する。

#### [0036]

例えばクロック信号CK1と、これとは位相が異なる(T/3、すなわち120度だけ前)クロック信号CK5により生成された第2のクロック選択信号SSEL1とは、図10より明らかなように、エッジの位置が常に一定の間隔を有しておりエッジが重なることはない。従って、クロック信号CK1~CK6により順次生成される変調クロック信号MCKは、周期 $T+\Delta$ Tが時間としてどれだけ続いたとしても第2のクロック選択信号SSEL1~SSEL6のエッジと、選

択されるクロック信号のエッジとが重なることがないため、選択されたクロック信号の波形が劣化することがない。 $CK1 \rightarrow CK2 \rightarrow CK3 \rightarrow CK4 \rightarrow CK5 \rightarrow CK6 \rightarrow CK1 \rightarrow \cdots$ にそれぞれ対応する変調クロック信号MCKを連続して生成することができるという利点がある。図10においては、第2のクロック選択信号SSEL1~6のいずれもLowになっている期間が存在する。この期間中、スイッチ出力は配線や素子の寄生容量によって保持される。

## [0037]


図11に示す波形は、図10と同様にクロック信号CK1~CK6のいずれか異なる信号が毎回選択されているが、生成される変調クロック信号MCKの周期は $T-\Delta T$ になっている点において異なる。すなわち、クロック信号CK1~CK6は、クロックが早くなる方向にずれている。例えばクロック信号CK1と、これとは位相が異なる(T/3、すなわち $2\pi/3$ だけ)クロック信号CK5により生成された第2のクロック選択信号SSEL1とは、図11より明らかなように、エッジの位置が常に一定の間隔を有しておりエッジが重なることはない。従って、クロック信号CK1~CK6により順次生成される変調クロック信号104は、周期 $T-\Delta T$ がどれだけ続いたとしても問題が生じない。加えて、CK6→CK5→CK4→CK3→CK2→CK1→CK6→…にそれぞれ対応する変調クロック信号MCKを連続して生成することができるという利点がある。

#### [0038]

以上、本発明の第1の実施の形態による変調クロック信号発生装置によれば、 位相可変範囲に関する制約が無い変調クロック信号を生成することができ、電子 機器のEMIを低減することができる。

#### [0039]

図9は、図1に示すセレクタ102の図7とは異なる回路構成例を示す図である。図9に示すセレクタが、図7に示すセレクタと異なる点は、フリップフロップ回路901のぞれぞれと対応するスイッチ911に対して、対応するフリップフロップ回路901のクロック入力端子に入力される信号と同じクロック信号CK1が入力されている点と、スイッチ911に入力するクロック信号CK1を遅延させるための遅延回路931が設けられている点である。実際には上記の回路




## [0040]

次に、本発明の第2の実施の形態による変調クロック信号発生回路について図面を参照して説明する。図12は、本実施の形態による変調クロック信号発生回路の構成例を示すブロック図である。図12に示すように、本実施の形態による変調クロック信号発生回路は、図1に示す第1の実施の形態による変調クロック信号発生回路と同様に6相クロック信号発生器1201と、セレクタ1202と、タイミング調整回路1207と、制御回路1203とを有している。それに加えて、セレクタ1202の出力にPLL1205が接続されている点が図1に示す回路とは異なっている。変調クロック信号MCKはPLL1205から出力される。本実施の形態による変調クロック信号発生回路を用いると、セレクタ1202の出力の周期の離散的な変化がフィルタリングされるため、ジッタの少ない出力信号を得ることができる。

#### [0041]

次に、本発明の第3の実施の形態による変調クロック信号発生回路について図13を参照して説明する。図13に示すように、本実施の形態による変調クロック信号発生回路は、位相比較器(PFD)1301と、チャージポンプ(Charge pump)1302と、ループフィルタ(LPF)1303と、6相VCO(電圧制御発振器)1304と、セレクタ1305と、タイミング調整回路1307と、制御回路1306とを有している。セレクタ1305の構成は、例えば図7又は図9において示した構成と同様である。第1の実施の形態と同様にセレクタ1305において選択された選択クロック信号SECLKは、位相比較器1301にフィードバックされ、全体としてPLL構成を有しており、この回路はセレクタ内蔵型PLLということができる。位相比較器(PFD)1301には周期T0、周波数f0のリファレンスクロック信号が入力されており、これ



[0042]

上記回路において、セレクタ1305の選択が変わらない場合、変調クロック信号MCKの周波数fは基準クロック信号REFCLKの周波数f0と同じである。

$$f = f 0 \tag{4}$$

[0043]


上記構成において、セレクタ1305の選択が例えば1つずつ後にずれていく場合に、選択されたクロック信号の周期は7T/6となる。その結果、周波数 f = 7 f 0/6となるようにフィードバックがかかる。セレクタの選択が例えば1つずつ前にずれていく場合に、選択されたクロック信号の周期は5T/6となる。その結果、周波数 f = 5 f 0/6となるようにフィードバックがかかる。従って、上記変調クロック信号発生回路においては、変調クロック信号MCKの周波数を5f0/6から7f0/6まで任意に変化させることができる。また、実効的な回路ブロック数も低減でき、構成を簡単化することができる。

. [0044]

図14は、図13における制御回路1306の構成例を示すブロック図である。図14に示すように、制御回路1306は、周波数データ発生器1401と、3値△Σ変調器1402と、アップ/ダウンリングレジスタ1403と、を有している。選択クロック信号SECLKに同期して状態を遷移させるリングレジスタ1403により第1のクロック選択信号SEL1~SEL6を生成する。周波数データ発生器1401の出力である周波数データFDataは、3値△Σ変調器1402に入力し、3値の制御信号CSに変換される。アップ/ダウンリングレジスタ1403は、制御信号CSにより、選択を前後に遷移させるか、或いは、維持する。

[0045]

図15は、図14に示される3値△∑変調器1402の一構成例を示す図であ



## [0046]

図15の構成によれば、以下の式で表される値を周波数データFDataとして入力することにより、変調クロック信号MCK(図13)の周波数を任意の周波数 f1に制御することができる。

周波数データ=
$$\Delta \times (f 1 - f 0) / (f 0 / 6)$$
 (5)

尚、図14の3値 $\Delta$   $\Sigma$ 変調器1402に代えて、1ビットの $\Delta$   $\Sigma$ 変調器を用いても良い。

## [0047]


本実施の形態による変調クロック信号発生回路を用いると、簡易な構成で周波数変調を実現することができる。また、一般にチャージポンプのパルス幅が大きい場合には、PLL出力のジッタが大きくなる傾向があるが、本実施の形態による変調クロック信号発生回路によれば、セレクタを使用してフィードバックのクロック位相を細かく制御できるため、ジッタが少なくなるという利点がある。

# [0048]

図22は、図13に示す回路の変形例であり、セレクタ1705からの出力であって、位相比較器 (PFD) 1701への出力の間に分周回路1708が設けられている。

#### [0049]

図22に示す変調クロック信号発生回路によれば、変調動作だけでなく、周波数逓倍も同時に行うことができる。セレクタ1705の選択が変わらない場合、セレクタの出力の周期は、変調クロックの周期Tになる。例えば、分周回路1708の逓倍比をMとすれば、分周回路出力の周期はM×Tになる。基準クロック



## [0050]

セレクタ1705の選択が1つずつ後ろにずれていく場合、セレクタ出力の周期は、7T/6になる。分周回路出力の周期と基準クロック信号REFCLKの周期とが等しいことによりT0=M×7T/6である。

## [0051]

以下、同様に計算すれば、変調クロック信号MCKの周波数は、f=(7/6))×M×f0になる。同様に、セレクタ1705の選択が1つずつ前にずれていく場合、変調クロック信号MCKの周波数は、f=(5/6)×M×f0になる。従って、セレクタ1705の選択を適宜制御することにより、変調クロック信号MCKの周波数を(5/6)×M×f0から(7/6)×M×f0まで任意に制御することができる。また、この構成によれば、クロック信号CK1~CK6の周期が短くなるため、選択されたクロック信号CK1~CK6の位相をより細かく制御できることになり、ジッタが小さくなる利点がある。

## [0052]

以上、発明の実施の形態に沿って本発明を説明したが、本発明はこれらに制限されるものではない。その他、種々の変更、改良、組み合わせが可能なことは当業者に自明であろう。


## [0053]

#### 【発明の効果】

本発明によれば、変調クロック信号発生回路における選択するクロック信号の 位相範囲に制限がないため、EMIのより一層の低減が可能である。

#### 【図面の簡単な説明】

#### 【図1】



【図2】

図1の6相クロック信号発生器の第1構成例を示すブロック図である。

【図3】

図1の6相クロック信号発生器の第2構成例を示すプロック図である。

【図4】

図1の制御回路の第1構成例を示すブロック図である。

【図5】

図1の制御回路の第2構成例を示すブロック図である。

【図6】

図1の制御回路の動作例を示す図である。

[図7]

図1のセレクタの第1構成例を示すブロック図である。

【図8】

図8(A)及び(B)は、それぞれ、図7のスイッチの第1構成例と第2構成例とを示す図である。

【図9】

図1のセレクタの第2構成例を示すブロック図である。

【図10】

図1に示す変調クロック信号発生回路の第1動作波形例を示す図である。

【図11】

図1に示す変調クロック信号発生回路の第2動作波形例を示す図である。

【図12】

本発明の第2の実施の形態による変調クロック信号発生回路の全体構成例を示すプロック図である。

【図13】

本発明の第3の実施の形態による変調クロック信号発生回路の全体構成例を示すプロック図である。

## 【図14】

図13の制御回路の構成例を示すブロック図である。

#### 【図15】

図14の△∑変調器の構成例を示すブロック図である。

#### 【図16】

従来の変調クロック信号発生回路の構成を示すブロック図である。

## 【図17】

図16のクロック生成部の構成例を示すブロック図である。

#### 【図18】

図16の選択処理部の構成を示すブロック図である。

#### 【図19】

図16の変調クロック信号発生回路の動作波形図である。

#### 【図20】

図16の変調クロック信号発生回路の問題点を動作波形の観点から説明するための図である。

#### 【図21】

図21(A)から(C)までは、図16の変調クロック信号発生回路の問題点をスペクトル分散の観点から説明するための図である。

#### 【図22】

本発明の第2の実施の形態の変形例による変調クロック信号発生回路の全体構成例を示すプロック図である。


#### 【符号の説明】

101…6相クロック信号発生器、102…セレクタ、103…制御回路、105…タイミング調整回路、301…位相調整回路(PFD)、302…チャージポンプ、303…ループフィルタ、304…6相VCO、401…アップ/ダウンカウンタ、402…デコーダ、405…制御部、501…プリップフロップ、511…セレクタ回路、701~706…フリップフロップ回路、711~716…スイッチ回路、721…バッファ回路。




図面


【図1】









































3

 $\widehat{\underline{\mathbf{m}}}$ 














【図11】









13/





























【図18】















【図21】





## 【図22】





【書類名】 要約書

## 【要約】

【課題】 変調クロック信号発生回路における選択するクロック信号の位相範囲の制限を無くして、EMIを一層低減させる。

【解決手段】 互いに位相差を有する6相のクロック信号を発生する6相クロック信号発生器101と、この6相クロック信号発生器101から出力される6相のクロック信号CK1~6のうちのいずれのクロック信号を選択するかを指示する第1のクロック選択信号SEL1~6であって、6相のクロック信号のそれぞれと対応する第1のクロック選択信号を順次出力する制御回路103と、制御回路103から出力される第1のクロック選択信号SEL1~6の立ち上がりエッジ又は立ち下がりエッジのうちの少なくとも一方のタイミングを調整して、6相クロック発生器101から出力される6相のクロック信号のそれぞれと対応する第2のクロック選択信号SSEL1~6を出力するタイミング調整回路105と、タイミング調整回路105から出力される第2のクロック選択信号SSEL1~6のうちの活性化状態に基づいて6相のクロック信号のうちのクロック信号を選択し、変調クロック信号MCKを出力するセレクタ102とを備える。

【選択図】 図1





## 特願2002-355673

## 出願人履歴情報

識別番号

[399011195]

1. 変更年月日 [変更理由] 住 所

2000年 1月17日 住所変更

 住 所
 東京都

 氏 名
 ザイン

東京都中央区八丁堀一丁目10番7号 ザインエレクトロニクス株式会社

2. 変更年月日 [変更理由] 住 所

氏 名

2003年 5月 6日

住所変更

東京都中央区日本橋本町三丁目3番6号

ザインエレクトロニクス株式会社